明細書

部品内蔵基板の製造方法

技術分野

本発明は、内部に半導体素子やチップ部品などの電子部品を内蔵した基板の製造方法に関する

背景技術

従来、電子機器の小型化、高性能化の要求に伴い、さらなる実装面積の小型化、 部品の低背化が要望されている。このような要望に応えるため、内部に半導体素 子やチップ部品を内蔵した樹脂層を多層に積層した部品内蔵基板が知られている。

特許文献1 (特開2002-76637号公報)には、プリプレグの片面に部品を接続した電極パターンを有する支持層を圧着・転写し、この未硬化状態のプリプレグに対して、別の部品を内蔵したプリプレグを一括して圧着積層することにより、部品内蔵基板を製造する方法が提案されている。

図 8 は特許文献 1 の図 1 5 に示された例であり、(a)の工程ではビアホール 1 5 0 2 を持つプリプレグ 1 5 0 1 と、上面に電子部品 1 5 1 0、 1 5 1 1 を接続した電極パターン 1 5 0 3 を形成した支持層 1 5 0 4 とを準備し、(b)の工程でこれらを圧着する。(c)の工程では、支持層 1 5 0 4 を剝離して配線層 1 5 1 5 を形成する。(d)の工程で上記配線層 1 5 1 5 に対し、電子部品 1 5 0 5 が内蔵された別の配線層 1 5 1 4 と、電極パターンおよび層間ビア 1 5 0 6, 1 5 0 7 が形成された配線層 1 5 1 2, 1 5 1 3 とを一括して圧着・積層することにより、(e)のような多層構造の部品内蔵基板 1 5 1 6 が形成される。

しかしながら、このような一括積層方法では、積層されたプリプレグの層間に おいて、プリプレグの表面に転写されている電極パターン同士、あるいは電極パ

ターンと電子部品の電極とが接触することで電気的に接続されるに過ぎないので、接続抵抗が大きくなったり、十分な接続信頼性が得られないという問題があった。 しかも、積層されたプリプレグが2層の電極を間にしているため、プリプレグ同士の接合力が低く、剝離する可能性があった。

このような問題を解消するため、特許文献1の図16には、硬化後の樹脂層の間に接着層となるスルーホール付きのプリプレグを設け、電極パターン同士あるいは電極パターンと電子部品との接続信頼性を得る方法も提案されているが、これでは部品を内蔵しない中間のプリプレグが必要になり、部品内蔵基板が厚くなるという問題がある。

そこで、本発明の目的は、積層される電極パターン間あるいは電極パターンと 電子部品との接続抵抗を低くし、接続信頼性を高めることができる部品内蔵基板 の製造方法を提供することにある。

他の目的は、内層電極の表裏面に電子部品を接続する場合に、内層電極と電子部品との接合信頼性を高めることができる部品内蔵基板の製造方法を提供することにある。

発明の開示

、上記目的を達成するため、請求項1に係る発明は、第1支持層上に形成された 第1電極パターンに、第1電子部品を導電性接合材により接続固定する工程と、 上記第1支持層の電子部品固定面側に第1プリプレグを間にして第2電極パターンを有する第2支持層を圧着・転写する工程と、上記第1プリプレグから第1支 持層と第2支持層とを剝離する工程と、上記剝離工程の前または後に第1プリプレグを硬化させる工程と、上記第2電極パターンの裏面に第2電子部品を導電性 接合材により接続固定する工程と、上記第2電子部品固定面側に第2プリプレグを間にして第3電極パターンを有する第3支持層を圧着・転写する工程と、上記 第2プリプレグから第3支持層を剝離する工程と、上記剝離工程の前または後に 第2プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パ

ターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法を提供する。

請求項2に係る発明は、支持層上に形成された電極パターンの表面に、第1電子部品を導電性接合材により接続固定する工程と、上記支持層の第1電子部品固定面側に第1プリプレグを圧着する工程と、上記第1プリプレグから上記支持層を剝離する工程と、上記剝離工程の前または後に第1プリプレグを硬化させる工程と、上記電極パターンの裏面に第2電子部品を導電性接合材により接続固定する工程と、上記第2電子部品固定面側に第2プリプレグを圧着する工程と、上記第2プリプレグを硬化させる工程とを有する部品内蔵基板の製造方法である。

請求項3に係る発明は、第1支持層上に形成された第1電極パターンの表面に、第1電子部品を導電性接合材により接続固定する工程と、上記第1支持層の電子部品固定面側に第1プリプレグを間にして第2電極パターンを有する第2支持層を圧着・転写する工程と、上記第1プリプレグから第1支持層と第2支持層とを剝離する工程と、上記剝離工程の前または後に第1プリプレグを硬化させる工程と、上記第1電極パターンの裏面に第2電子部品を導電性接合材により接続固定する工程と、上記第2電子部品固定面側に第2プリプレグを間にして第3電極パターンを有する第3支持層を圧着・転写する工程と、上記第2プリプレグがら第3支持層を剝離する工程と、上記剝離工程の前または後に第2プリプレグを硬化させる工程とを有し、上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴とする部品内蔵基板の製造方法である。

請求項1に係る発明は、複数の層を一括積層せずに、順次積層している。まず、 第1電極パターンに第1電子部品を導電性接合材により接続固定し、第1プリプレグを間にして第1電極パターンと第2電極パターンとを一体に圧着する。この際、電極パターンを支持層上に形成しておき、プリプレグとの圧着後、剝離することにより、電極パターンを転写する方法を用いる。次に、第2電極パターンの裏面に第2電子部品を導電性接合材により接続固定し、その上に第2プリプレグ

を間にして第3電極パターンを圧着・転写する。

このように順次プリプレグと電極パターンとを積層することにより、多層構造 の部品内蔵基板を得ることができる。

電極パターンと電子部品との接続は、導電性接合材(はんだ、導電性接着剤、 バンプなど)を用いて接合するので、電極パターンと電子部品との接続抵抗を低 くでき、接続信頼性を高くすることができる。

請求項1では、プリプレグに電極パターンを転写し、このプリプレグを硬化させた後、次のプリプレグを圧着すると同時に、その表面に電極パターンを転写してゆく。そのため、プリプレグ(樹脂層)の間の内層電極は1層のみであり、従来の内層電極が2層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ内層電極間で剝離現象が発生するのを防止できる。

プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンが崩れるといった不具合がない。

なお、プリプレグの硬化は、支持層の剝離前でも剝離後でもよい。

請求項2に係る発明は、内層電極の表裏面に電子部品を接続する場合に、電極パターンの表面に電子部品を導電性接合材により接続固定した後、これを第1プリプレグに転写し、第1プリプレグを硬化させた後、電極パターンの裏面に第2電子部品を導電性接合材により接続固定し、その上に第2プリプレグを圧着する方式である。

従来の場合、内層電極の表裏面に電子部品を接続しようとすると、一括積層方式のため電子部品の電極を内層電極に対して接触導通させなければならず、部品電極と内層電極との導通信頼性が低く、かつ接続抵抗も高いという問題があった。これに対し、請求項2では一層ずつ順次積層する方式を用いるとともに、表面に第1電子部品が導電性接合材によって接続固定された第1電極パターンの裏面に第2電子部品を導電性接合材によって接続固定するので、内層電極と電子部品との導通信頼性が高く、その接続抵抗も低い。

この場合も、請求項1と同様に第1プリプレグの硬化後に第2プリプレグを圧着するので、第1プリプレグに転写された電極パターンのずれや断線、電子部品の接続不良などを防止でき、かつプリプレグ同士の接合剝離が発生しない。

請求項3では、請求項2における第1プリプレグを圧着する工程、及び第2プリプレグを圧着する工程において、上記プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、上記圧着と同時にこの支持層をプリプレグに圧着する工程を含み、上記圧着工程の後、上記第2支持層をプリプレグから剝離して電極パターンをプリプレグに転写するものである。

請求項2において、プリプレグの圧着面と対向する面に電極パターンを形成する場合に、プリプレグの硬化後に厚膜または薄膜の電極パターンを別途形成する方法もあるが、これでは工程数が増加してしまう。

そこで、請求項3では、プリプレグの表裏両面に電極パターンを同時に転写することにより、プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を削減できる。

請求項4のように、プリプレグの硬化後に、この樹脂層の表裏方向に貫通する 孔を設ける工程と、上記孔の内部に、樹脂層の表裏面に存在する電極パターンを 電気的に接続する導電路を形成する工程と、をさらに有するのがよい。

従来(特許文献1)では、プリプレグにスルーホールを形成し、その中に導電材料を埋め込んだ状態で積層し、その後でプリプレグを加熱硬化させるが、加熱硬化の際、プリプレグの硬化収縮によってスルーホールと接触している電極パターンの位置にずれが発生し、接続信頼性が低下する可能性があった。

これに対し、請求項4ではプリプレグを硬化させた後で孔(スルーホールまたはビアホール)を設け、この孔の内部に導電路を形成するので、樹脂層の表裏面の電極パターンを位置ずれなく、確実に接続することができる。

導電路の形成方法としては、孔の内面にメッキ処理を施してもよいし、孔の内部に導電ペーストを埋め込み、これを硬化させて導電路を形成してもよい。

請求項5のように、プリプレグの硬化後に、この樹脂層の表裏いずれかの面に存在する電極パターンと、電子部品の外部電極とを繋ぐ孔を形成する工程と、上記孔の内部に、上記電極パターンと電子部品の外部電極とを電気的に接続する導電路を形成する工程と、をさらに有してもよい。

請求項4では、樹脂層の表裏の電極パターンを相互に接続するものであるが、 請求項5では、一方の電極パターンと電子部品の外部電極とを直接接続するもの である。スルーホールやビアホールの配線抵抗は通常の銅配線などに比べて高い。 そのため、孔の長さをできるだけ短くすることが望ましいが、この場合には、孔 の長さを部品の厚み分だけ短くできるので、導電路の抵抗値を低くできる利点が ある。

請求項6のように、プリプレグを硬化させる工程は、支持層をプリプレグから 剝離する前に仮硬化させる工程と、支持層をプリプレグから剝離した後に本硬化 させる工程と、を含むようにしてもよい。

プリプレグを硬化させずに支持層を剝離しようとすると、プリプレグと支持層との接着力のために支持層の剝離が困難になったり、プリプレグが破れるという問題が発生することがある。これに対し、支持層をプリプレグから剝離する前に仮硬化させれば、プリプレグの変形を防止しながら支持層をプリプレグから容易に剝離することができる。

なお、仮硬化状態のまま次のプリプレグを積層すると、仮硬化状態のプリプレグが圧縮されて変形する可能性があるので、次のプリプレグの積層前に本硬化さ、 せるのがよい。

プリプレグとしてエポキシ系樹脂を使用した場合、仮硬化条件としては、例えば120℃で $10\sim15$ 分程度の加熱処理を行えばよい。本硬化条件としては、例えば $170\sim200$ ℃で1時間程度の加熱処理を行えばよい。

請求項7のように、第2プリプレグの硬化後に、第1プリプレグの第2プリプレグとの接着面とは反対側の面に第3プリプレグを間にして第4電極パターンを有する第4支持層を圧着・転写する工程と、第3プリプレグから第4支持層を剝

離する工程と、剝離工程の前または後に第3プリプレグを硬化させる工程とを設けてもよい。

3層以上のプリプレグを積層する場合、1層目のプリプレグの上に2層目のプリプレグを積層した後、3層目のプリプレグを2層目のプリプレグの上に積層する方法が考えられる。しかし、2層目のプリプレグの硬化収縮によって1層目の樹脂層(プリプレグ)が2層目のプリプレグ方向に反るので、その上にさらに3層目のプリプレグを積層すると、3層目のプリプレグの硬化収縮によって積層構造体の反りがさらに大きくなる。

そこで、請求項7では、1層目のプリプレグの上に2層目のプリプレグを積層した場合、3層目のプリプレグを2層目のプリプレグの上ではなく、1層目のプリプレグの下に積層することで、2層目のプリプレグの硬化収縮による反りの影響を、3層目のプリプレグの硬化収縮によって相殺し、全体として反りの小さい積層構造体を得るようにしたものである。

図面の簡単な説明

図1は本発明方法により製造された部品内蔵基板の第1実施例の断面図である。

- 図2は図1に示す部品内蔵基板の製造工程図である。
- 図3は本発明にかかる部品内蔵基板の製造方法の第2実施例の工程図である。
- 図4は本発明にかかる部品内蔵基板の製造方法の第3実施例の工程図である。
- 図5は本発明にかかる部品内蔵基板の製造方法の第4実施例の工程図である。
- 図6は本発明にかかる部品内蔵基板の第5実施例の斜視図である。
- 図7は本発明にかかる部品内蔵基板の製造方法の第6実施例の工程図である。
- 図8は従来の部品内蔵基板の製造工程図である。

発明を実施するための最良の形態

図1は本発明にかかる方法により製造された部品内蔵基板Aの第1実施例を示す。

図において、1,2は基板を構成する樹脂層であり、その表裏面には外層電極

3, 4がパターン形成され、樹脂層1, 2の間には内層電極5がパターン形成されている。下側の外層電極4の内面には電子部品6が導電性接合材7によって接続固定されており、内層電極5の上面には電子部品8が導電性接合材9によって接続固定されている。上記導電性接合材7, 9としては、はんだ、導電性接着剤、バンプなどが使用される。下側の外層電極4と内層電極5との間は、導電材料を充塡したビアホール10によって適宜接続され、上側の外層電極3と内層電極5との間も、導電材料を充塡したビアホール11によって適宜接続されている。

ビアホール10, 11は例えば直径 $100\sim500\mu$ m、長さは $100\sim1000\mu$ mの孔であり、レーザやドリルによって加工される。ビアホール10, 11に充塡される導電材料としては、例えばガラスや樹脂などのバインダに、導電体として100 10

上記外層電極 3 、 4 および内層電極 5 は、例えば厚みが 1 0 ~ 4 0 μ mの金属 薄膜で形成されている。電極 3 、 4 、 5 としては、例えば C u 箔が使用されるが、その上に A u めっき、S n めっきを形成したり、プリフラックス処理を施してもよい。

次に、上記構成の部品内蔵基板Aの製造方法を図2に従って説明する。この製造方法は、請求項1に対応するものである。

まず工程(a)として、支持層12上に貼り付けられているCu箔などよりなる電極をエッチングし、回路パターン4を形成する。なお、回路パターン4は、めっき、蒸着等で直接支持層12上に形成してもよい。支持層12は、例えば薄肉な金属板(例えば厚み1.0mmのSUS)で形成されている。

上記電極パターン4の所定の位置に導電性接着剤7を塗布し、導電性接着剤7の上に電子部品6を搭載し、例えば120℃に設定されているオーブンに投入して導電性接着剤7を硬化させる。導電性接着剤7の塗布方法はメッシュスクリーンマスク、メタルマスクなどによる印刷やディスペンスを用いる。ここでは導電性接合材7として用いた導電性接着剤が熱硬化型であるため、オーブンで硬化させているが、UV硬化の接着剤を使用した場合はUV照射、シアノアクリレート系の接着剤は被着物表面に微量に存在する水分、嫌気性硬化タイプの接着剤の場合は空気(酸素)の遮断により硬化を行う。

次に、工程(b)として、支持層12の部品搭載側にプリプレグ2を間にして、表面に電極パターン5を形成した別の支持層13を圧着すると同時に、プリプレグ2を仮硬化させる。圧着によって、電子部品6がプリプレグ2の中に埋設されるとともに、電極パターン4,5がプリプレグ2の表裏面に密着する。仮硬化条件としては、例えば120℃で10~15分程度の加熱処理を行えばよい。電極パターン5は、上記電極パターン4と同様の方法で支持層13上に形成されたものであり、支持層13は支持層12と材質、形状が同様のものを使用する。なお、ここでは電極パターン5の表面には電子部品が搭載されていないが、適宜接続固定してもよい。

工程(c)はプリプレグ2の熱圧着硬化後、支持層12,13を仮硬化状態のプリプレグ2から剝離した状態を示す。剝離によって、プリプレグ2の表裏面に電極パターン4,5が転写される。剝離後、プリプレグ2を本硬化させる。本硬化条件としては、例えば170~200℃で1時間程度の加熱処理を行えばよい。

工程(d)は硬化後の樹脂層2に対してスルーホールまたはビアホール10を

加工し、その中に導電材料を埋設することで、表裏の電極パターン4,5を導通させた状態を示す。ビアホール10の加工方法は、レーザまたはドリルを用いる。このように硬化状態の樹脂層2に対してビアホール10を加工するので、ビアホール10と電極パターン4,5との接続位置に硬化収縮によるずれが発生せず、精度のよい接続構造が得られる。なお、支持層12,13をプリプレグ2から剝離した後、プリプレグ2を硬化させる場合には、硬化前のプリプレグに対してレーザを照射してビアホール10を形成することも可能である。

工程(e)は、表側の電極パターン5の上に電子部品8を導電性接合材9によって接続固定した工程を示す。この場合も、導電性接合材9として導電性接着剤を使用し、例えば120℃に設定されているオーブンに投入して導電性接着剤9を硬化させればよい。

工程(f)は、樹脂層2の電子部品8の固定面上に、プリプレグ1を間にして、表面に電極パターン3を形成した別の支持層14を圧着すると同時に、プリプレグ1を仮硬化させる状態を示す。圧着によって、電子部品8がプリプレグ1の中に埋設されるとともに、電極パターン5,3がプリプレグ1の表裏面に密着する。仮硬化条件は上記と同様である。電極パターン3も、上記電極パターン4と同様の方法で支持層14上に形成すればよい。支持層14は支持層12と材質、形状は同様のものを使用する。なお、ここでは電極パターン3の表面には電子部品が搭載されていないが、電子部品を導電性接合材によって適宜接続固定してもよい。

工程(g)はプリプレグ1の熱圧着硬化後、支持層14を仮硬化状態のプリプレグ1から剝離した状態を示す。剝離によって、プリプレグ1の表面に電極パターン3が転写される。剝離後、プリプレグ1を本硬化させる。本硬化条件は上記と同様である。

工程(h)は、硬化状態の樹脂層1に対してスルーホールまたはビアホール11を加工し、その中に導電材料を埋設することで、電極パターン3,5を導通さ

せた状態を示す。

以上の工程(a)~(h)は、2層の樹脂層1,2を持つ部品内蔵基板Aの製造工程であるが、さらに樹脂層1または2の外側に別の樹脂層を順次積層することにより、多層構造の部品内蔵基板Aを構成することも可能である。

図2に示すように、電極パターン4および5に電子部品6,8を導電性接合材7,9によって接続した後、プリプレグ2,1を圧着しているので、プリプレグ2,1の圧着時に電子部品6,8が電極パターン4,5から剝離することがなく、かつ接続抵抗を低くできる。樹脂層1,2の間に介在する電極パターン5は1層のみであるから、2つの樹脂層1,2が電極パターン5を介して強く接合され、電極パターン5を界面とする樹脂層1,2の剝離現象を解消できる。

図3は本発明にかかる部品内蔵基板Bの製造方法を示す。この製造方法は、請求項2に対応するものである。

まず工程(a)では、支持層20上に電極パターン21を形成し、電極パターン21の表面に電子部品22を導電性接合材23によって接続固定する。支持層20、電極パターン21、導電性接合材23は図1,図2に示す第1実施例と同様であるから説明を省略する。

次に、工程(b)では、支持層20の部品搭載面側にプリプレグ24を間にして別の支持層25を圧着すると同時に、プリプレグ24を仮硬化させる。圧着によって、電子部品22がプリプレグ24の中に埋設されるとともに、電極パターン21がプリプレグ24の下面に密着する。仮硬化条件は、第1実施例と同様である。

工程(c)はプリプレグ24の熱圧着硬化後、支持層20,25を仮硬化状態のプリプレグ24から剝離した状態を示し、プリプレグ24の下面に電極パターン21が転写される。その後、プリプレグ24を本硬化させる。本硬化条件は、第1実施例と同様である。

工程(d)は硬化状態の樹脂層24を反転させ、電極パターン21の裏面に電子部品26を導電性接合材27によって接続固定した状態を示す。

工程(e)では、電子部品26の固定面上にプリプレグ28を間にして別の支持層29を圧着すると同時に、プリプレグ28を仮硬化させる。圧着によって、電子部品26がプリプレグ28の中に埋設されるとともに、プリプレグ28と電極パターン21とが密着する。仮硬化条件は、上記と同様である。

工程(f)はプリプレグ28の熱圧着硬化後、支持層29を仮硬化状態のプリプレグ28から剝離した状態を示す。剝離後、プリプレグ28を本硬化させる。本硬化条件は、第1実施例と同様である。

上記のようにして2層構造の部品内蔵基板Bが得られるが、その後、樹脂層24,28の表裏面に電極パターンを形成し、スルーホールまたはビアホールを設けて内層電極21を外部に引き出してもよい。

以上のように、1つの内層電極21の表裏面に電子部品22,26を接続する場合に、それぞれの電子部品22,26を導電性接合材23,27によって内層電極21に接続固定しているので、内層電極21と電子部品22,26との導通信頼性が高く、その接続抵抗を低くできる。

図4は本発明にかかる部品内蔵基板Cの製造方法を示す。この製造方法は、請求項3に対応するものである。

まず工程(a)では、支持層30上に電極パターン31を形成し、電極パターン31の表面に電子部品32を導電性接合材33によって接続固定した状態を示す。支持層30、電極パターン31、導電性接合材33は図1,図2に示す第1 実施例と同様であるから説明を省略する。

次に、工程(b)では、支持層30の部品搭載面側にプリプレグ34を間にして、表面に電極パターン36を形成した別の支持層35を圧着すると同時に、プリプレグ34を仮硬化させる。仮硬化条件は、第1実施例と同様である。

工程(c)はプリプレグ34の熱圧着硬化後、支持層30,35を仮硬化状態のプリプレグ34から剝離した状態を示す。剝離後、プリプレグ34を本硬化させる。本硬化条件は、第1実施例と同様である。

工程(d)は硬化状態の樹脂層34に対してスルーホールまたはビアホール3

7,38を加工し、その中に導電材料を埋設することで、表裏の電極パターン31,36を導通させると同時に、電極パターン36と電子部品32の外部電極とを導通させた状態を示す。ビアホール37,38の加工方法は、第1実施例と同様である。このようにビアホール38が電極パターン36と電子部品32の外部電極とを導通させるので、電子部品32の厚み分だけビアホール38を短くでき、導電路の抵抗値を低くできる。

工程(e)は硬化状態の樹脂層34を反転させ、電極パターン31の裏面に電子部品39を導電性接合材40によって接続固定した状態を示す。

工程(f)では、電子部品39の固定面上にプリプレグ41を間にして、表面に電極パターン43を形成した別の支持層42を圧着すると同時に、プリプレグ41を仮硬化させる。仮硬化条件は、第1実施例と同様である。

工程(g)はプリプレグ41の熱圧着硬化後、支持層42を仮硬化状態のプリプレグ41から剝離した状態を示す。剝離後、プリプレグ41を本硬化させる。本硬化条件は、第1実施例と同様である。

工程(h)は、硬化済みの樹脂層 4 1 に対してスルーホールまたはビアホール 4 4, 4 5 を加工し、その中に導電材料を埋設することで、表裏の電極パターン 4 3, 3 1 を導通させると同時に、電極パターン 4 3 と電子部品 3 9 の外部電極 とを導通させた状態を示す。

この部品内蔵基板 C では、上述の部品内蔵基板 B と同様に、1 つの内層電極 3 1 の表裏面に電子部品 3 2, 3 9 が導電性接合材 3 3, 4 0 によって接続固定されているので、内層電極 3 1 と電子部品 3 2, 3 9 との導通信報性が高く、その接続抵抗を低くできる。また、プリプレグ 3 4, 4 1 の圧着と同時に、外層電極 3 6, 4 3 が転写によって同時に形成されるので、外層電極 3 6, 4 3 を形成する工程を省略できる。

図 5 は本発明にかかる部品内蔵基板 D の製造方法を示す。この製造方法は、内部にシールド電極を設けた部品内蔵基板の例である。

工程(a)では、樹脂層51の表裏面に、表面に電子部品53を導電性接合材

5 4によって接続固定した電極パターン5 2 と、シールド電極 5 5 とを転写したシート 5 0 を準備する。このシート 5 0 の製造方法は、例えば図 2 の (a) ~ (d) と同様であり、表面側の電極をほぼ全面電極よりなるシールド電極 5 5 としたものである。なお、電極パターン 5 2 とシールド電極 5 5 との間はビアホール 5 6 によって接続されている。

上記シート50のシールド電極55上に、プリプレグ57を間にして、表面に電極パターン59を形成した別の支持層58を圧着する。電極パターン59上には、電子部品60が導電性接合材61によって接続固定されている。上記圧着と同時に、プリプレグ57を仮硬化させる。

工程(b) は支持層 5 8 を剝離した状態を示す。この状態において、プリプレグ 5 7 はシールド電極 5 5 の裏面に強固に接着固定され、プリプレグ 5 7 の中に電子部品 6 0 が埋設されると同時に、電極パターン 5 9 がプリプレグ 5 7 上に転写される。その後、プリプレグ 5 7 を本硬化させる。

工程(c)では、硬化後の樹脂層 5 7 にビアホール 6 2 を形成し、その内部に 導電材料を埋設することにより、シールド電極 5 5 と電極パターン 5 9 とが接続 される。

上記のように、内層電極としてシールド電極55を有するので、部品内蔵基板 Dの異なる層に実装されている電子部品からの発生ノイズや、外部からの電磁波 ノイズを遮断でき、良好な電気特性が得られる。シールド電極55の電極面積は、 良好なシールド効果を得るためには単層面積(電極面積と非電極面積との合計面 積)の60%以上必要であり、90%以上が望ましい。

図6は本発明にかかる部品内蔵基板Eの構造を示す。

この実施例は、上記部品内蔵基板Dと同様にシールド電極を有する例であるが、 シールド電極70を外層電極として設けたものである。

この部品内蔵基板Eでは、内層電極71を間にして2層の樹脂層72,73が設けられ、内層電極71の表裏面に電子部品74,75が導電性接合材76,77によって接続固定されている。このうち、電子部品74ははんだや導電性接着剤76によって内層電極71に実装されたチップ部品であるが、電子部品75は

バンプ 7 7 によって内層電極 7 1 に実装されたベアチップである。なお、電極パターン 7 1, 7 8 はビアホール 7 9 a によって接続され、シールド電極 7 0 と内層電極 7 1 はビアホール 7 9 b によって接続されている。

この部品内蔵基板 E は、図 4 に示す製造方法において、電極パターン 4 3 に代えてシールド電極 7 0 を用いるだけで、同様に製造できる。

図7は本発明にかかる部品内蔵基板Fの製造方法を示す。この製造方法は、請求項7に対応するものであり、3層構造の例である。

工程(a)~(f)は、第3実施例(図4参照)における工程(b)~(h)とほぼ同様であるから、同一符号を付して説明を省略する。

工程(g)では、2層構造の部品内蔵基板を上下反転させ、工程(h)で上側の電極パターン36の裏面に電子部品80を導電性接合材81によって接続固定する。

工程(i)では、電子部品80の固定面上にプリプレグ82を間にして、表面に電極パターン84を形成した別の支持層83を圧着すると同時に、プリプレグ82を仮硬化させる。つまり、プリプレグ82を、1層目のプリプレグ34に対して2層目のプリプレグ41とは反対側の面に圧着させる。

工程(j)はプリプレグ82の熱圧着硬化後、支持層83を仮硬化状態のプリプレグ82から剝離した状態を示す。

工程(k)は仮硬化状態のプリプレグ82を本硬化させた後、この樹脂層82に対してスルーホールまたはビアホール85を加工し、その中に導電材料を埋設することで、表裏の電極パターン36,84を導通させた状態を示す。なお、ビアホール85を、電極パターン84と電子部品80の外部電極とを直接導通させてもよい。

この実施例では、3層目のプリプレグ82を、1層目のプリプレグ34に対して2層目のプリプレグ41とは反対側の面に積層している。その理由は、1層目のプリプレグ34の硬化後、2層目のプリプレグ41を積層し、硬化させた時、その硬化収縮によって2層構造の基板は2層目のプリプレグ41方向に反ることになる。そこで、3層目のプリプレグ82を1層目のプリプレグ34に対して2

層目のプリプレグ41とは反対側の面に積層することで、3層目のプリプレグ82の硬化収縮によって、2層目のプリプレグ41方向に反った2層構造の基板を逆方向に反らせることができ、全体として反りの少ない3層構造の基板を実現することができる。

上記実施例では、電子部品を電極パターンに接続固定するために導電性接着剤を使用したが、はんだを使用してもよい。はんだの中でも、地球環境の面から鉛フリーはんだを使用するのがよい。例えば、SnにAg、Bi、Cu、Zn、Inを1~4種類含有させたものを用いる。

また、導電性接着剤の場合、エポキシまたはウレタンをバインダとし、その中 に導電材料としてAg、Cu、Ni、Au、Sn、Zn、Biやそれらを組合わ せたものを含有させたものを用いることができる。

上記実施例では、支持層の剝離前にプリプレグを仮硬化させ、支持層の剝離後にプリプレグを本硬化させる例について説明したが、支持層の剝離前にプリプレグを本硬化させてもよい。

産業上の利用可能性

以上の説明で明らかなように、請求項1に係る発明によれば、複数の層を一括 積層せずに、プリプレグと電極パターンとを順次積層することにより、多層構造 の部品内蔵基板を得ているので、電極パターンと電子部品とを導電性接合材を用 いて接合することができ、電極パターンと電子部品との接続抵抗を低くでき、接 続信頼性を高くすることができる。

また、プリプレグ(樹脂層)の間の内層電極は1層のみであり、内層電極が2 層で構成される場合のように、内層電極同士を接触導通させる必要がなく、かつ 内層電極間で剝離現象が発生するのを防止できる。

プリプレグに電極パターンを転写し、このプリプレグを硬化させた後で次のプリプレグを積層してゆくので、最初のプリプレグが積層の度に圧縮されることがなく、最初のプリプレグに内蔵された電子部品の電気的接続が不良になったり、電極パターンの形状が崩れるといった不具合がない。

請求項2に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、表面に第1電子部品が導電性接合材によって接続固定された第1電極パターンをプリプレグに転写した後、第1電極パターンの裏面に第2電子部品を導電性接合材によって接続固定し、第1電極パターンの裏面上に別のプリプレグを圧着するので、内層電極である第1電極パターンと電子部品との導通信頼性が高く、その接続抵抗を低くすることができる。そのため、電気特性が安定した部品内蔵基板を得ることができる。

請求項3に係る発明によれば、内層電極の表裏面に電子部品を接続する場合に、 プリプレグの圧着面と反対側の面に電極パターンを有する支持層を配置し、圧着 と同時に電極パターンをプリプレグに転写するので、請求項2の作用効果に加え、 プリプレグの圧着積層後に新たに電極パターンを形成する必要がなく、工程数を 削減できる。

請求の範囲

1. 第1支持層上に形成された第1電極パターンに、第1電子部品を導電性接合材により接続固定する工程と、

上記第1支持層の電子部品固定面側に第1プリプレグを間にして第2電極パターンを有する第2支持層を圧着・転写する工程と、

上記第1プリプレグから第1支持層と第2支持層とを剝離する工程と、

上記剝離工程の前または後に第1プリプレグを硬化させる工程と、

上記第2電極パターンの裏面に第2電子部品を導電性接合材により接続固定する工程と、

上記第2電子部品固定面側に第2プリプレグを間にして第3電極パターンを有する第3支持層を圧着・転写する工程と、

上記第2プリプレグから第3支持層を剝離する工程と、

上記剝離工程の前または後に第2プリプレグを硬化させる工程とを有し、

上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴と する部品内蔵基板の製造方法。

2. 支持層上に形成された電極パターンの表面に、第1電子部品を導電性接合材により接続固定する工程と、

上記支持層の第1電子部品固定面側に第1プリプレグを圧着する工程と

上記第1プリプレグから上記支持層を剝離する工程と、

上記剝離工程の前または後に第1プリプレグを硬化させる工程と、

上記電極パターンの裏面に第2電子部品を導電性接合材により接続固定する工程と、

上記第2電子部品固定面側に第2プリプレグを圧着する工程と、

上記第2プリプレグを硬化させる工程とを有する部品内蔵基板の製造方法。

3. 第1支持層上に形成された第1電極パターンの表面に、第1電子部品を導電 性接合材により接続固定する工程と、

上記第1支持層の電子部品固定面側に第1プリプレグを間にして第2電極パターンを有する第2支持層を圧着・転写する工程と、

上記第1プリプレグから第1支持層と第2支持層とを剝離する工程と、

上記剝離工程の前または後に第1プリプレグを硬化させる工程と、

上記第1電極パターンの裏面に第2電子部品を導電性接合材により接続固定する工程と、

上記第2電子部品固定面側に第2プリプレグを間にして第3電極パターンを有する第3支持層を圧着・転写する工程と、

上記第2プリプレグから第3支持層を剝離する工程と、

上記剝離工程の前または後に第2プリプレグを硬化させる工程とを有し、

上記工程を経てプリプレグと電極パターンとを順次積層していくことを特徴と する部品内蔵基板の製造方法。

4. 上記プリプレグの硬化後に、この樹脂層の表裏方向に貫通する孔を設ける工程と、

上記孔の内部に、樹脂層の表裏面に存在する電極パターンを電気的に接続する 導電路を形成する工程と、をさらに有することを特徴とする請求項1ないし3の いずれかに記載の部品内蔵基板の製造方法。

5. 上記プリプレグの硬化後に、この樹脂層の表裏いずれかの面に存在する電極パターンと、電子部品の外部電極とを繋ぐ孔を形成する工程と、

上記孔の内部に、上記電極パターンと電子部品の外部電極とを電気的に接続する導電路を形成する工程と、をさらに有することを特徴とする請求項1ないし3のいずれかに記載の部品内蔵基板の製造方法。

6. 上記プリプレグを硬化させる工程は、


上記支持層を上記プリプレグから剝離する前に仮硬化させる工程と、


上記支持層を上記プリプレグから剝離した後に本硬化させる工程と、を含むことを特徴とする請求項1~5に記載の部品内蔵基板の製造方法。

7. 上記第2プリプレグの硬化後に、

上記第1プリプレグの第2プリプレグとの接着面とは反対側の面に第3プリプレグを間にして第4電極パターンを有する第4支持層を圧着・転写する工程と、上記第3プリプレグから第4支持層を剝離する工程と、

上記剝離工程の前または後に第3プリプレグを硬化させる工程とを有すること を特徴とする請求項1~6のいずれかに記載の部品内蔵基板の製造方法。









図4








図6





図7 32 (g) 31 (a) 35 34 33 🚆 31 (h)81 30 36 (b) 32 (c) 36 (i) 31 32 (d) 32 (j) 36 43 (e)



83


`36

36

31

(f)

32



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004380

A.	CLASSIFIC Int.Cl ⁷	ATION OF SUBJECT MATTER H05K3/46	·		
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H05K3/46					
	int.Ci	HU5K3/46			
		·	•	·	
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched					
			tsuyo Shinan Toroku Koho	1996-2004	
	Kokai Jitsuyo Shinan Koho 1971-2004 Tor		roku Jitsuyo Shinan Koho	1994-2004	
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
C	ategory*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.	
	Y		Electric Industrial	1-7	
	-	Co., Ltd.), 13 September, 2002 (13.09.02)			
		Full text; Fig. 7	,		
		& US 2002/0117743 Al			
]	Y .	JP 2003-133743 A (Matsushita	Flectric Industrial	2-7	
	.	Co., Ltd.),	Diectite industrial	2. /	
		09 May, 2003 (09.05.03),			
		Full text; Fig. 2		a	
	•	(Family: none)	والمواجع والمعترض والمعترض والمعترض والمستران والمستران		
	A	JP 2003-078250 A (Matsushita	Electric Industrial	1	
		Co., Ltd.),			
	: '	14 March, 2003 (14.03.03), Full text			
		(Family: none)	e-		
			ا من ا المناه المناه	^	
\vdash	Further do	ocuments are listed in the continuation of Box C.	See patent family annex.	<u> </u>	
-	Special categories of cited documents: "T" later document published after the international filing date or priority			ernational filing date or priority	
"A"	document defining the general state of the art which is not considered date and		date and not in conflict with the applic the principle or theory underlying the i	ation but cited to understand	
"E"	earlier application or patent but published on or after the international		"X" document of particular relevance; the	claimed invention cannot be	
"L"	filing date document which may throw doubts on priority claim(s) or which is		considered novel or cannot be consi step when the document is taken alone		
]	cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the considered to involve an inventive		
"0"	,,		combined with one or more other such being obvious to a person skilled in the	documents, such combination	
"P"	"P" document published prior to the international filing date but later than the priority date claimed		"&" document member of the same patent		
Dat		al completion of the international search	Date of mailing of the international sear 13 July, 2004 (13.0		
15 544, 2554 (25.57.64)				07.047	
Name and mailing address of the ISA/			Authorized officer		
1	Japane	se Patent Office			
Facsimile No. Telephone No.					
Form	Form PCT/ISA/210 (second sheet) (January 2004)				

A. 発明の風する分野の分類(国際特許分類 (IPC)) Int. Cl' H05K3/46 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl7 H05K3/46 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 日本国登録実用新案公報 1994-2004年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 Y JP 2002-261449 A(松下電器産業株式会社) 1 - 72002.09.13,全文,第7図 & US 2002/0117743 JP 2003-133743 A (松下電器産業株式会社) 2003.05.09,全文,第2図(ファミリーなし) JP 2003-078250 A (松下電器産業株式会社) 2003.03.14,全文(ファミリーなし) C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 外の 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 13. 7. 2004 国際調査を完了した日 国際調査報告の発送日 28.06.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 3 S 8811 日本国特許庁(ISA/JP) 長屋 陽二郎 郵便番号100-8915 東京都千代田区設が関三丁目4番3号 電話番号 03-3581-1101 内線 6232